Me refiero a que los números de posibles combinaciones de bits con los 32 y 64 bits del bus de direcciones serían 2^32 y 2^64. Pero estos números hacen referencia a posiciones de memoria que no tienen por qué contener un solo byte. De hecho, como el bus de datos es de 32 y 64 bits respectivamente, las tranferencias de información serán de 32 ó 64 bits simultáneamente por ciclo. En este caso, la idea que tenía yo es que en cada dirección de memoria deberíamos tener 32 ó 64 bits, según la arquitectura. Sin embargo si con 32 bits puede direccionar 4 GB y con 64 bits 16 EB, haciendo cuentas en cada dirección de memoria sólo puede haber 1 byte. Entonces no sé cómo se aprovecha todo el ancho de los buses de datos de 32 bits o de 64 bits si cuando la CPU vaya a leer una posición de memoria se va a encontrar con sólo 8 bits ¿lee de varias posiciones a la vez?