[Lande] la info la tienes e la misma página de Cell jeje.
http://www.research.ibm.com/cell/
en en lateral derecho te vienen algunas cosas como lo que incorpora el cell.
Cosas como:
1 Power Processor Element (PPE).
8 Synergistic Processor Elements (SPEs) (en la PS3 no hay 8 ,son 7,uno redundante).
Bus de Interconexión de Elementos(EIB).
Controlador de Acceso Directo a Memoria (DMAC).
2 Controladores de Memoría Rambus
R.
Una interfaz Rambus FlexIO (Input / Output).
http://www.monografias.com/trabajos37/procesadores-multi-nucleo/procesadores-multi-nucleo2.shtml
El PPE es el núcleo principal, este se encarga de coordinar el trabajo de todos los demás núcleos (SPEs), mediante la tecnología SMT (Simoultaneous Multi-Threading). El PPC toma el control del sistema operativo y deja a los SPEs el trabajo de los demás procesos.
EL PPE esta basado en la arquitectura PowerPC de 64 bits, tiene 32 KB de caché L1 y 512 KB de caché L2, tiene también tecnología de doble hilo y puede ejecutar dos instrucciones por hilo. Este procesador esta hecho como los RISC clásicos, o sea no es como los PowerPC tradicionales, por eso no tiene implementado la predicción de saltos, y la ejecución de instrucciones es en orden; lo que ahorra una cantidad considerable de transistores, pasando todo ese trabajo al compilador.
Los SPE son los procesadores auxiliares, son unidades de cálculo vectorial. Pueden ejecutar hasta dos instrucciones por ciclo. Cada SPE tiene 128 registros de 128 bits cada uno, 4 unidades de coma flotante, 4 unidades aritméticas enteras y una memoria local de 256 KB (esta memoria es SRAM como las memorias caché, pero no es una de ellas). Al no utilizar memoria caché, se simplifica el diseño del SPE. Los SPEs tienen memoria local para tomar los datos que requieren más rápidamente.
El bus de interconexión de elementos, EIB, esta compuesto por 4 canales de datos de 128 bits, permite la comunicación entre todos los elementos del procesador, permite también cargar y mover 16GB de datos por segundo hacia y fuera del Cell respectivamente. Para mantener lleno este ancho de banda, el procesador Cell utiliza en sus controladores de I/O y la memoria las tecnologías diseñadas por la empresa Rambus (conocida por haber fabricado las veloces memorias RAM para Pentium 4, las RIMM, que no tuvieron aceptación en el mercado). La memoria
R de Rambus es bastante rápida, llegando a velocidades 12 veces superiores a las memorias convencionales de 533Mhz actuales.
La velocidad a la que llega es de 4.8Ghz. La tecnología FlexIO, también de Rambus, es una interface de entrada y salida bastante rápida. Esta constituido por 12 conexiones punto a punto unidireccionales de 1byte, 7 de estas conexiones son de salida y 5 son de entrada. El FlexIO puede tener una velocidad desde 400Mhz hasta 8GHz.
El chip Cell ha ahorrado muchos transistores al no implementar caché para los SPEs, ejecución fuera de orden, predicción de saltos, etc., dejando todo ese trabajo al compilador; con el fin de poner mas procesadores (SPEs) lo que aumenta el poder de procesamiento, y además para que el chip sea más sencillo y gaste menos energía. Este chip es un monstruo con sus 234 millones de transistores, la mayoría dedicados al poder de procesamiento por lo anteriormente expuesto, y como utiliza muchos "cerebros", la generación de calor se disemina por todo el procesador.
Otras características que tiene el Cell es que es escalable, fue diseñado para poder trabajar con otros Cell. Un PPC de un Cell tiene el potencial de comunicarse con un PPC o un SPE de otro Cell que se encuentre en la misma placa madre, en la misma red o en cualquier parte del mundo si ambos estos conectados a Internet.