el artículo en ingles es este:
"Messing with the Configuration Ring
Tried changing different values in the configuration ring. No good results.
The start vector doesn't matter, I can corrupt it and the system still boots fine. So somehow it's bypassing it, and is probably running the first stage loader in ROM. Therefore it's never on the bus.
Changing almost anything else puts the system in Wait State, bit 20 of POR Status is high, and POR never completes. I was hoping to cleverly move some MMIO around to be able to access something I shouldn't, and strap up to an HTAB write. But change just about anything and the system doesn't boot. And the just about doesn't make me think I'm missing something obvious like a checksum.
The SPI stuff is all documented here. Maybe someone has an idea about what to try. The only SPI MMIO accesses that work are the FlexIO ones, otherwise everything seems to match this document.
Here is a dump of the raw config data and it's parsing.
Looks like I might have to take this up a notch, like glitching the RAM bus to enter a corrupt HTAB entry or something. Although for all I know they read back. Logic analyzer on the RAM
R bus? That's gotta be a decrypted hypervisor. Or glitching the address pins? I hate these stupid fast buses, reasonable buses make cell phones nice."
En español es:
Peleandome con la "Configuración Ring"
Intenté cambiar diferentes valores en la "configuración ring". Ningun buen resultado.
El vector de arranque no importa, puedo corromperlo y el sistema seguira iniciando bien. Asi que algo lo está evitando, y esta probablemente arrancando la primera parte en la ROM. Por lo tanto, nunca está en el bus. Cambiando casi todo lo demás pone el sistema en espera, el bit 20 del Estado POR es alto, y el POR nunca se completa. Estaba esperanado para ingeniarmelas para acceder a algun MMIO algo que no pude,"and strap up to an HTAB write". Pero apenas cambia y el sistema no arranca. Y casi me hace pensar que estoy olvidando algo tan obvio como una "checksum".
El material sobre el SPI esta todo documentado aqui. Quizas alguien tiene una idea que pueda intentar. El unico acceso SPI MMIO que funciona son los FlexIO, por lo demas todo se ajusta a este documento.
Aqui esta un "dump" (copia) de los datos de la configuración raw y analizados.
Parece como que tengo que encontrar un agujero, como un fallo en el bus de la RAM para introducir una entrada HTAB corrupta o algo asi. Aunque todo lo que se ellos lo leen de vuelta. Analizador logico en el bus de la RAM
R? Eso tiene que hacerlo un desencriptador del hipervisor. or "glitching" the address pins? Odio estos estudios y rapidos buses, los buses razonables hacen que lo móviles sean buenos.
Faltan 2 frases que no las he sabido traducir y alguna cosa de termino informatico que no entiendo mucho del tema.
saludos y suerte espero que sirva de algo.
Animo y a currarselo!! ![[amor]](/images/smilies/nuevos/enamorado.gif "enamorado")
