Atención: Los nuevos chips de Intel tendrán dos microprocesadores

Archivado
Lo que le faltaba por conseguir a Intel DUO-PROCESADORES.

El presidente de Intel, Paul Otellini, anunció ayer martes a un grupo de programadores que tienen previsto presentar nuevos chips que incorporarán dos o más procesadores en una sola pieza de silicio.

Los nuevos "chips" son un procesador para servidor Xeon de 32 bits MP, con el código "Tulsa", que será el primer "chip" dual, y un "chip" para servidor Itanium de 64 bits, con el código "Tanglewood", dijo en su discurso de apertura del foro para programadores de Intel.
Tanglewood saldrá en algún momento de 2005 y Tulsa en dos o tres años, agregó.

El futuro procesador Itanium denominado "Montecito" será el primer "chip" con 1.000 millones de transistores, según Otellini.

Su producción está prevista para 2005, indicó.

Otellini mostró públicamente por primera vez un disco que contiene "chips" hechos con procesos de 65 nanómetros, que estarán en producción en 2005, anunció.

Intel va a producir "chips" de 90 nanómetros, que tienen circuitos que son más pequeños que el virus de la gripe, indicó.

Esos "chips" serán seguidos por microprocesadores de 45 nanómetros en 2007, "chips" de 32 nanómetros en 2009 y en 2011, de 22 nanómetros, que tendrán un espacio ocupado por los transistores más pequeño que el ancho de una molécula de ADN, dijo.

La noticia fue leída de .....? [discu]
Estos si k valdran una pasta. [ginyo] [mad] [mamaaaaa] [mad]
Y poco despues llegaran los de 8 y 16 cores
eso si en Xeon e Itanium.
¿cada uno de esos cores llevara HT? [mad]
http://www.tomshardware.com/technews/20030918.html#082816
http://www.infoworld.com/article/03/09/17/HNfallidfintel_1.html

En Arquitectura de Computadores ya nos contaron que el paralelismo es el futuro ya que una solo CPU queda limitada muy pronto
y por que a escalas de menos 65 nm "sobran" transistores y no saben lo
que hacer con ellos
Te digo que si que saben que hacer con ellos: Mas cache.

A dia de hoy, lo que realentiza muchisimo al micro son los fallos en la cache, ya que un micro, pongamos, a 2,4 Ghz tiene una memoria de, como mucho, 800 Mhz. Esto hace que cada fallo en cache sea valiosisimo. Ademas, el tener muchos procesadores complica mucho la programacion (te lo digo, que yo tb tuve estructura el la universidad). Los paralelizadores semi-automaticos dan bastantes problemas y pueden dar incluso peor rendimiento por una mala distribucion de datos, y la solucion simple (cada thread a un micro) tiene problemas con la comparticion de variables y la locaclizaciond e las cosas en memoria. Es u coñazo. Ahora bie, para servidores de gama alta, MP rules. Si haces aplicaciones diseñadas especificamente para corren en varios micros, como para temas de investigacion se hace, van follados, pero eso, para temas puntuales
3 respuestas
Archivado
Volver a Hardware