Joseahfer escribió:.. es que lo normal es que cuando las pongas te salgan a 2133MHz hasta que no actives el perfil XMP (en AMD tiene otro nombre que ahora no recuerdo, pero es lo mismo).
AMD siempre a aceptado tanto el uso de perfiles XMP de intel como el propio AMP.
Y si
@dunkam82, hasta que actives el perfil XMP/AMP en la UEFI es cuando la memoria se pondra a la velocidad que dice la caja o empaque. Y por cierto, ¿no hspensado en elegir emjor un R7 1700?, segun estas pruebas a igual frecuencia el R7 1800X y R7 1700 rinden muy parecidos. Asi ya podrias despues poner el 1700 a la misma frecuencia del 1700X de manera manual con el software que AMD pone a nuestra disposicion para el manejo de multiplicador y voltaje del CPU RyZEN.
Algo de lo que se han quejado un poco es que con el nuevo plan de AMD, en el UEFI ya no aparece el poder poner los Timmings de los modulos de memoria de manera manual, ya que AMD ha elegido en su lugar solo poner valores preconfigurados para elegir de una lista. Esperemos en proximas versiones AMD se replanteo de olvidarse de solo usar la opcion automatrica.
Ah, por cierto.
Aparece, ya por fin, que efectivamente se requiere que microsft y amd actuen rapido con una actualziacion para el kernel de windows 10, ya que se ha descubierto que el scheduler de windows tiene mucha influencia en los problemas relacionados al cache L3 dando una tiempo de espera mayor que el que realmente se requiere cuando el nucleo no encuentra datos en las L1|L2|L3, por un calculo eerroneo en el tamaño del L3.
Aparte de que, el ya sabido, el scheduler de windows debe tratar de repartir lo mas posible las tareas en un solo modulo CCX [el modulo formado por 4 nucleos y sus caches L1|L2|L3], enlugar de estar repartiendo tareas relacionadas en los dos modulos CCX del RyZEN R7
planetofthemapes15, reddit.com escribió:SMT configuration error in Windows found to be affecting Ryzen processors - discovered by Anantech's Agent-47 self.Amd
submitted 1 day ago by planetofthemapes15
An interesting find by Agent-47:
Windows has a bug affecting Ryzen where it allocates both logical and physical cores as if they were physical cores while incorrectly guessing processor cache size. This is a potential cause of SMT performance issues, as the processor may not behave as expected by the windows scheduler when a thread hits a non-physical core that is expected to be the real deal.
https://www.reddit.com/r/Amd/comments/5 ... ound_to_behttps://forums.anandtech.com/threads/of ... t-38774366¡barbaro! el scheduler de windows 10 detecta una cache L3|L2|L1 de 136MB en lugar de los humildes 16MB+4MB+256K [~20.2MB] que son realmente, por eso es que el nucleo RyZEN seguramente la mayoria del tiempo no encuentra nada en sus caches y esta perdiendo el tiempo en la busqueda para terminar pidiendo el dato a la RAM.
Estro es lo que agnet-47 encontro sobre el scheduler y el error en el tamaño de la cache del nucleo ryzen
Manejo cache en un i7 6700
Logical Processor to Cache Map:
**------ Data Cache 0, Level 1, 32 KB, Assoc 8, LineSize 64
**------ Instruction Cache 0, Level 1, 32 KB, Assoc 8, LineSize 64
**------ Unified Cache 0, Level 2, 256 KB, Assoc 4, LineSize 64
******** Unified Cache 1, Level 3, 6 MB, Assoc 12, LineSize 64
--**---- Data Cache 1, Level 1, 32 KB, Assoc 8, LineSize 64
--**---- Instruction Cache 1, Level 1, 32 KB, Assoc 8, LineSize 64
--**---- Unified Cache 2, Level 2, 256 KB, Assoc 4, LineSize 64
----**-- Data Cache 2, Level 1, 32 KB, Assoc 8, LineSize 64
----**-- Instruction Cache 2, Level 1, 32 KB, Assoc 8, LineSize 64
----**-- Unified Cache 3, Level 2, 256 KB, Assoc 4, LineSize 64
------** Data Cache 3, Level 1, 32 KB, Assoc 8, LineSize 64
------** Instruction Cache 3, Level 1, 32 KB, Assoc 8, LineSize 64
------** Unified Cache 4, Level 2, 256 KB, Assoc 4, LineSize 64
Manejo cache en un Fx6300:
Logical Processor to Cache Map:
*----- Data Cache 0, Level 1, 16 KB, Assoc 4, LineSize 64
*-*--- Instruction Cache 0, Level 1, 64 KB, Assoc 2, LineSize 64
*-*--- Unified Cache 0, Level 2, 2 MB, Assoc 16, LineSize 64
****** Unified Cache 1, Level 3, 8 MB, Assoc 64, LineSize 64
-*---- Data Cache 1, Level 1, 16 KB, Assoc 4, LineSize 64
-*-*-- Instruction Cache 1, Level 1, 64 KB, Assoc 2, LineSize 64
-*-*-- Unified Cache 2, Level 2, 2 MB, Assoc 16, LineSize 64
--*--- Data Cache 2, Level 1, 16 KB, Assoc 4, LineSize 64
---*-- Data Cache 3, Level 1, 16 KB, Assoc 4, LineSize 64
----*- Data Cache 4, Level 1, 16 KB, Assoc 4, LineSize 64
----** Instruction Cache 2, Level 1, 64 KB, Assoc 2, LineSize 64
----** Unified Cache 3, Level 2, 2 MB, Assoc 16, LineSize 64
-----* Data Cache 5, Level 1, 16 KB, Assoc 4, LineSize 64
Manejo cache en un Ryzen:
Logical Processor to Cache Map:
*--------------- Data Cache 0, Level 1, 32 KB, Assoc 8, LineSize 64
*--------------- Instruction Cache 0, Level 1, 64 KB, Assoc 4, LineSize 64
*--------------- Unified Cache 0, Level 2, 512 KB, Assoc 8, LineSize 64
*--------------- Unified Cache 1, Level 3, 16 MB, Assoc 16, LineSize 64
-*-------------- Data Cache 1, Level 1, 32 KB, Assoc 8, LineSize 64
-*-------------- Instruction Cache 1, Level 1, 64 KB, Assoc 4, LineSize 64
-*-------------- Unified Cache 2, Level 2, 512 KB, Assoc 8, LineSize 64
-*-------------- Unified Cache 3, Level 3, 16 MB, Assoc 16, LineSize 64
--*------------- Data Cache 2, Level 1, 32 KB, Assoc 8, LineSize 64
--*------------- Instruction Cache 2, Level 1, 64 KB, Assoc 4, LineSize 64
--*------------- Unified Cache 4, Level 2, 512 KB, Assoc 8, LineSize 64
--*------------- Unified Cache 5, Level 3, 16 MB, Assoc 16, LineSize 64
---*------------ Data Cache 3, Level 1, 32 KB, Assoc 8, LineSize 64
---*------------ Instruction Cache 3, Level 1, 64 KB, Assoc 4, LineSize 64
---*------------ Unified Cache 6, Level 2, 512 KB, Assoc 8, LineSize 64
---*------------ Unified Cache 7, Level 3, 16 MB, Assoc 16, LineSize 64
----*----------- Data Cache 4, Level 1, 32 KB, Assoc 8, LineSize 64
----*----------- Instruction Cache 4, Level 1, 64 KB, Assoc 4, LineSize 64
----*----------- Unified Cache 8, Level 2, 512 KB, Assoc 8, LineSize 64
----*----------- Unified Cache 9, Level 3, 16 MB, Assoc 16, LineSize 64
-----*---------- Data Cache 5, Level 1, 32 KB, Assoc 8, LineSize 64
-----*---------- Instruction Cache 5, Level 1, 64 KB, Assoc 4, LineSize 64
-----*---------- Unified Cache 10, Level 2, 512 KB, Assoc 8, LineSize 64
-----*---------- Unified Cache 11, Level 3, 16 MB, Assoc 16, LineSize 64
------*--------- Data Cache 6, Level 1, 32 KB, Assoc 8, LineSize 64
------*--------- Instruction Cache 6, Level 1, 64 KB, Assoc 4, LineSize 64
------*--------- Unified Cache 12, Level 2, 512 KB, Assoc 8, LineSize 64
------*--------- Unified Cache 13, Level 3, 16 MB, Assoc 16, LineSize 64
-------*-------- Data Cache 7, Level 1, 32 KB, Assoc 8, LineSize 64
-------*-------- Instruction Cache 7, Level 1, 64 KB, Assoc 4, LineSize 64
-------*-------- Unified Cache 14, Level 2, 512 KB, Assoc 8, LineSize 64
-------*-------- Unified Cache 15, Level 3, 16 MB, Assoc 16, LineSize 64
--------*------- Data Cache 8, Level 1, 32 KB, Assoc 8, LineSize 64
--------*------- Instruction Cache 8, Level 1, 64 KB, Assoc 4, LineSize 64
--------*------- Unified Cache 16, Level 2, 512 KB, Assoc 8, LineSize 64
--------*------- Unified Cache 17, Level 3, 16 MB, Assoc 16, LineSize 64
---------*------ Data Cache 9, Level 1, 32 KB, Assoc 8, LineSize 64
---------*------ Instruction Cache 9, Level 1, 64 KB, Assoc 4, LineSize 64
---------*------ Unified Cache 18, Level 2, 512 KB, Assoc 8, LineSize 64
---------*------ Unified Cache 19, Level 3, 16 MB, Assoc 16, LineSize 64
----------*----- Data Cache 10, Level 1, 32 KB, Assoc 8, LineSize 64
----------*----- Instruction Cache 10, Level 1, 64 KB, Assoc 4, LineSize 64
----------*----- Unified Cache 20, Level 2, 512 KB, Assoc 8, LineSize 64
----------*----- Unified Cache 21, Level 3, 16 MB, Assoc 16, LineSize 64
-----------*---- Data Cache 11, Level 1, 32 KB, Assoc 8, LineSize 64
-----------*---- Instruction Cache 11, Level 1, 64 KB, Assoc 4, LineSize 64
-----------*---- Unified Cache 22, Level 2, 512 KB, Assoc 8, LineSize 64
-----------*---- Unified Cache 23, Level 3, 16 MB, Assoc 16, LineSize 64
------------*--- Data Cache 12, Level 1, 32 KB, Assoc 8, LineSize 64
------------*--- Instruction Cache 12, Level 1, 64 KB, Assoc 4, LineSize 64
------------*--- Unified Cache 24, Level 2, 512 KB, Assoc 8, LineSize 64
------------*--- Unified Cache 25, Level 3, 16 MB, Assoc 16, LineSize 64
-------------*-- Data Cache 13, Level 1, 32 KB, Assoc 8, LineSize 64
-------------*-- Instruction Cache 13, Level 1, 64 KB, Assoc 4, LineSize 64
-------------*-- Unified Cache 26, Level 2, 512 KB, Assoc 8, LineSize 64
-------------*-- Unified Cache 27, Level 3, 16 MB, Assoc 16, LineSize 64
--------------*- Data Cache 14, Level 1, 32 KB, Assoc 8, LineSize 64
--------------*- Instruction Cache 14, Level 1, 64 KB, Assoc 4, LineSize 64
--------------*- Unified Cache 28, Level 2, 512 KB, Assoc 8, LineSize 64
--------------*- Unified Cache 29, Level 3, 16 MB, Assoc 16, LineSize 64
---------------* Data Cache 15, Level 1, 32 KB, Assoc 8, LineSize 64
---------------* Instruction Cache 15, Level 1, 64 KB, Assoc 4, LineSize 64
---------------* Unified Cache 30, Level 2, 512 KB, Assoc 8, LineSize 64
---------------* Unified Cache 31, Level 3, 16 MB, Assoc 16, LineSize 64
Su conclusion es que el scheduler de windows esta confundiendo los 'nucleos virtuales'; como les gusta llamarlos; [recordemos que un nucleo SMT puede ejecutar dos hilos] con nucleos reales, con lo que ve 16 nucleos fisicos y sus respectivas caches L3|L2|L3.
.