Estaba leyendo un foro y alguien sin relacion con la industria a puesto esto y me ha parecido interesante:
Especulación : Creo que Sony tiene un chip apilado en la PS5 donde tienen memoria apilada en la parte superior de la matriz APU (o debajo).
Justificación : Sony tiene un historial de apilar memoria por encima o por debajo de la lógica. Comenzaron con él en la PS Vita, cuyo arquitecto principal fue Mark Cerny. Han continuado con él en diseños como sensores / cámaras. La memoria ocupa mucho espacio en el dado en mm2 y apilarlo le permite estar muy cerca de los transistores que lo necesitan mientras hace que la lógica muera más barata de fabricar.
Todo comenzó con un rumor hace años de las filtraciones de que Sony tenía una colaboración con Micron para crear memoria para apilar para la PS5.
Luego tuvimos 'The Road to PS5' donde Mark Cerny declaró que el circuito de E / S permitía la carga directa de archivos en la caché de la GPU (probablemente L2). Esto solo tiene sentido real si el caché es lo suficientemente grande para albergar el trabajo en curso y tiene suficiente espacio para cargar un nuevo archivo completo en él (como una textura que fue el ejemplo de Mark). Una textura 4K requiere alrededor de 50 MB y una textura 8K aproximadamente el doble (como se ejemplificó en la demostración de UE5).
Luego teníamos la solución de enfriamiento con enfriamiento desde dos direcciones: superior e inferior. Y además enfriamiento de metal líquido desde la parte superior. Como ahora sabemos que la GPU no tiene OC, sino que se ejecuta en las frecuencias previstas por AMD, uno debe preguntarse por qué se requiere toda esta refrigeración exótica. El ultra-silencio es agradable, pero ¿a ese precio?
Luego tenemos el tamaño de dado de la APU. Es muy difícil colocar más de 16 MB de caché L2 antes de quedarse sin espacio en mm2 (con suposiciones razonables).
Luego tenemos la necesidad de un caché grande para permitir que RT con requisitos de memoria significativos se ejecuten intersecciones correctamente (modelado de BVH, etc.).
Finalmente tenemos el video de desmontaje de la PS5. La sección más editada del video de desmontaje es la APU. Sony ha suavizado todas las marcas en la APU digitalmente. Además, el zócalo APU + es grueso. Como realmente grueso. Por supuesto, una explicación podría ser la placa de enfriamiento inferior que se conecta con el otro lado del tablero, pero ese grosor no tiene sentido en mi opinión. Compare el zócalo, etc.con el XSX y comprenderá de lo que estoy hablando.
Conclusión: Parece probable que Sony tenga un diseño apilado. La conclusión más lógica de eso es que han apilado memoria caché compartida para ahorrar espacio en el dado principal e implementado una solución de enfriamiento superior e inferior para que esto suceda. Esto explicaría todos los elementos anteriores y estaría en línea con las rutas de diseño elegidas por Sony en el pasado para varios otros chips.
Podría estar 100% equivocado, por supuesto, pero es un hilo de especulación después de todo. : messenger_smiling_with_eyes: Si Sony nos dice que la GPU tiene más de 16 MB de caché compartida, sabemos que el chip está apilado. No hay otra forma en que puedan encajar esa memoria en el diseño de otra manera.
Lo pongo porque no es la primera vez que lo oimos:
Paul de RedGamingTech
"Hay una pequeña cosa, no me atrevo a mencionarlo porque sé que la gente se va a enojar conmigo, pero lo voy a mencionar de todos modos, tengo la sospecha de que una variante de Infinity Cache está en la PS5pero una pista que me dieron fue que la coherencia de caché en la PS5 es increíblemente importante y esta es una de las razones por las que vemos depuradores de caché ... cuando le pregunté a mi fuente por qué parece que hay algún tipo de memoria apilada en la PS5 , ¿estamos mirando la memoria apilada en 3D? me dijeron y cito "piensa en PS Vita". Así que no sé si ese es el caso de que haya algún tipo de caché o si es algún tipo de Infinity Cache, todavía estoy bastante seguro de mi información de que PS5 tiene funciones personalizadas de RDNA 2, o más específicamente, está construido en RDNA 2 con características personalizadas que NO se ven en el silicio RDNA 2 ... tendremos que esperar y ver ".
Enlace con marca de tiempo