pspskulls escribió:Pues yo opino que la CPU no puede acceder a la eSRAM, por lo menos, no DIRECTAMENTE. Y VLeaks coinciden con lo que digo e incluyen ese diagrama:
http://www.vgleaks.com/durango-memory-system-overview/A la eSRAM se accede directamente desde GPU o los Moves Engines dado que es la única con un controlador de memoria directo a la misma.
Buenas gente. No es cuestion de opinión es cuestión de información y según el diagrama q hemos puesto los dos la CPU puede acceder a la eSRAM, con un ancho de banda de 30GB/s máximo de forma coherente lo q quiere decir q de tener características hUMA será precisamente ahí y a través de ese bus y será a la eSRAM y no a la DDR3. A través del bus/controlador por dnd acceda es irrelevante, lo importante es la coherencia con las cachés de la CPU/GPU.
pspskulls escribió:Yo no digo que sea un impedimento, digo que al no tener el acceso coherente de todos los procesadores a toda la memoria del sistema incluyendo la eSRAM, no podríamos hablar de una arquitectura perfectamente hUMA dado que la CPU sólo puede acceder INDIRECTAMENTE a la eSRAM.
Lo que sí tiene es un espacio coherente entre la GPU memory y el north bridge que conectan principalmente con la DDR3. Por lo que respecto a la DD3 y CPU-GPU cumplirían la idea de hUMA para evitar copias. No así para los moves engines por ejemplo, que sólo acceden a eSRAM o memoria de video. Con lo que el sistema es una especie de semi-hUMA.
Es q me estás dando la razón y es lo q he dicho en el post anterior a este jeje. Es hUMA parcialmente dependiendo de por dnd accedas y a dnd, parecido a Ps4 como bien dices después. A la eSRAM si es coherente el acceso, a la DDR3 no. Repito q acceda de forma indirecta o no, no es relevante lo importante es q sea coherente, q comparta el mismo espacio de direcciones. Si tienes un puntero con datos en la eSRAM y lo estás usando para lo q sea y quieras q la GPU lo lea podrías pasarle un puntero, no haría falta ninguna copia de memoria principal a la eSRAM.
pspskulls escribió:Claro que no influye, yo sólo digo que por la naturaleza de la eSRAM y la finalidad de la misma no es necesario que la CPU acceda a ella. Lo que planteas es imposible: que la CPU alimente a la GPU no se ha visto ni se verá jamás. La CPU en esos casos no haría más que entorpecer y bloquear a la GPU: por mucho que ambas puedan acceder al mismo espacio de memoria NO SIGNIFICA que puedan utilizarlo al mismo tiempo. Precisamente es el mayor de los problemas que encontramos hoy día en el ejemplo que te pongo a continuación:
La geometría dinámica: la GPU no podrá renderizar la geometría hasta que la CPU no haya acabado de modificarla por mucho hUMA que implementes, y en éste caso la GPU SIEMPRE se verá bloqueada por la CPU y necesitará esperar a que ésta desbloquee el buffer de vértices/índices para hacer uso del mismo. La geometría dinámica es un cuello de botella precisamente por tener que bloquear información que la GPU necesita a través de la CPU.
Ésto se ve reflejado, por ejemplo, en el ancho de banda con el que la CPU (teóricamente) podría acceder a la eSRAM: máximo 20GB/s mientras que la GPU puede acceder a 102GB/s. Lógicamente no sacrificaremos el sistema a 20 cuando puede funcionar a 102 y de compartir la eSRAM entre ambos procesadores habría que sacrificarlo puesto que si ambos acceden a la misma información el sistema debería ajustarse al más lento. Y como comprenderás no podemos hacer esos cambios en paralelo con la GPU, es decir, renderizar mientras la CPU va modificando buffers, puesto que nada puede renderizarse al mismo tiempo que es modificado.
Es por ello que en términos gráficos la CPU y la GPU jamás iran de la mano. A parte que reitero que la eSRAM tiene finalidades gráficas bien definidas que conocemos ya perfectamente de la experiencia eDRAM que ofrecía X360: no es nada nuevo, es simplemente mejor y con mayor capacidad.
Lo q planteo no es imposible de hecho es la base de la tecnología HSA y por ende hUMA. Yo no he dicho en ningún momento q la CPU y la GPU puedan acceder simultaneamente a la misma celda de memoria, nada se puede acceder de forma concurrente, siempre una de las dos peticiones llegará primero y se tendrá q procesar en orden. Que haya problemas de inconsistencias es otra historia y para eso obviamente se necesitan primitivas de sincronización (semaforos, cerrojos...) pero es q eso es así desde q se implemento la programacion concurrente/paralela. Estamos hablando de un productor consumidor clásico, y como digo es la base de dicha arquitectura HSA y hacia dnd se dirige AMD con sus APU Kaveri q tanta importancia se le está dando.
Con respecto del ejemplo q pones de la geometría dinámica, mientras q tu procesas tu geometría en la CPU tu GPU no está haciendo espera activa, puede estar perfectamente haciendo otras tareas, renderizando otra cosa, haciendo una sombra...obviamente no podrá usar dicho buffer mientras q esté siendo utilizado por la CPU y hasta q no "desmapees" el puntero no podrá acceder a el pero esto es obvio y lógico, pero como digo podrás hacer otra cosas perfectamente.
Ahora imagínate q estás intentando leer un render buffer pq te interesa para por ejemplo hacer un histograma para calcular la luminancia de la escena y aplicar un tone mapping. Actualmente tienes q empezar a reducir dicho buffer hasta q llegues a un buffer de 1x1 q luego le pasar al shader para calcular la exposición...o bien COPIAR todo el render buffer para q la CPU lo lea, lo pondere y lo vuelva a enviar al shader (esto directamente te destruye el rendimiento por la copia). La copia es realmente lo costoso, imagínate q ahora en vez de copiar puedo leer directamente los datos del buffer sin hacer copia, por lo q la ganacia de rendimiento es brutal. Hay muchísimas posibilidades nuevas por descubrir, es un paradigma nuevo q hay q explotar y q llevará tiempo.
Esto es muuuuy imporante para hacer tareas GPGPU sobre todo (este tipo de tareas no tienen pq no ser gráficas, puede ser aplicar un blur a una escena o bien componer un deferred), dnd se tienen q copiar los datos a la memoria de la GPU, la GPU opera con ellos, y se vuelven a copiar de nuevo para q la CPU pueda usarlos, ahora quita las copias...
Por último la eDRAM y la eSRAM funcionan de forma totalmente diferente.
Un saludo.
![[carcajad]](/images/smilies/nuevos/risa_ani2.gif "carcajada")
![[+risas]](/images/smilies/nuevos/risa_ani3.gif "más risas")
![[oki]](/images/smilies/net_thumbsup.gif "Ok!")
![[+furioso]](/images/smilies/nuevos/furioso.gif "muy furioso")
..![[qmparto]](/images/smilies/net_quemeparto.gif "Que me parto!")
![[looco]](/images/smilies/nuevos2/borracho.gif "loco")
![[uzi]](/images/smilies/nuevos2/uzi.gif "uzi")
![[360º]](/images/smilies/nuevos/vueltas.gif "como la niña del exorcista")