HakiGold escribió:Vandroy escribió:Cuando dicen que la ley de Moore esta muerta es que esta literalmente muerta, estamos en el limite actual de la tecnologia de fabricacion de chips.
Estas GPUs se han fabricado con un proceso de 5nm mejorado, las 40 tambien fue 5 nm, por eso el incremento de rendimiento ha requerido un SOC mas grande y mas consumo.
El siguiente paso son los 3nm, que ya se estan fabricando chips usando este proceso pero ahora mismo los costes de fabricacion son muy altos para ser apto para el mercado de consumo.
Ademas, despues de los 3 nm que? Bajamos a 2? A que coste?
Fijaros en la evolucion: de 16 nm se paso a 8, luego a 5, ahora a 3... La mejora cada generacion cada vez es mas pequeña y los costes para llegar a ello son mucho mayores. A parte de que físicamente estamos llegando al limite.
Os guste o no hay que buscar alternativas para ganar rendimiento sin tener que meter mas transistores en los chips o buscar una tecnologia de computacion distinta y Nvidia es la unica que ha propuesto algo viable, hasta tal punto que el resto de compañias estan haciendo lo mismo pero con varios años de retraso.
A los que no les guste siempre tienen la opcion de no comprar pero la realidad es esta.
Lo de la Ley de Moore se lo he leído a varios review , será que Nvidia les pago algo extra para decir eso y justificar a nivel de Marketing sus GPU?.
Los avances de rendimiento no solo se hacen por medio de los nanometros, hay algo básico que se conoce como mejoras de Arquitectura que se traduce en IPC, que no es otra cosa que una GPU a igualdad de especificaciones rinda más con igual o menor consumo, ya que se pueden hacer optimización de eficiencia energética, sin necesidad de saltos de nanometros.
En GPU siempre hay algo que mejorar o cambiar para ganar más rendimiento, que Nvidia se este ahorrando dinero I+D y haya preferido un refrito vendiendo marketing de IA es una cosa diferente, que no tiene nada que ver con los avances tecnológico y la Ley de Moore.
El chico de oro no parece haberse leído la Ley de Moore, que afirma que el número de transistores en un chip se duplica cada dos años. Eso ya no sucede desde hace tiempo, por lo que esa ley está oficialmente muerta. Es un hecho, no es algo opinable, son matemáticas.
Afirmar que no es necesario reducir el nodo para aumentar el rendimiento es absurdo. Sin nodos más pequeños no puedes aumentar frecuencias, densidad de transistores ni hacer mejoras significativas en el IPC, porque todo depende de tener más transistores. Subir frecuencias genera más calor y consumo, algo que los nodos antiguos no pueden manejar. ¿De dónde vas a sacar la potencia, del ojete?
Optimizar la arquitectura puede mejorar el IPC, pero estas optimizaciones también están limitadas. La complejidad de diseño aumenta exponencialmente y mejorar el IPC requiere añadir estructuras más complejas, como pipelines más largos, cachés más grandes o mejores algoritmos de predicción, lo que consume más transistores. Sorpresa, hemos vuelto nuevamente al mismo problema, no podía saberse.
![[carcajad]](/images/smilies/nuevos/risa_ani2.gif "carcajada")
Sin más transistores no puedes hacer grandes cambios, las mejoras arquitectónicas dependen de tener espacio físico y eficiencia energética, eso solo se logra con nodos más pequeños.
Reducir el nodo es necesario para avanzar pero tiene límites. Cambiar el silicio como muchos creen, no soluciona el problema fundamental. Cuando hablamos de nodos medidos en ángstroms nos acercamos al tamaño atómico, y ahí entra en juego la tunelización cuántica, un fenómeno físico que no puedes evitar ni aunque cambies el material. Lo único que un nuevo semiconductor como el grafeno o la molibdenita puede ofrecer es mejor eficiencia energética, lo que te permite apilar más transistores en 3D, con eso aumentas la densidad de transistores en capas y puedes aumentar las frecuencias, pero eso también tiene un límite. Y estamos hablando de más allá del 2040 según IMEC.
Cuando apilas capas de transistores vas a generar un calor infernal, necesitas seguir reduciendo el nodo o cambiar los materiales llegados a un punto crítico.
Reducir el nodo dejará de ser viable incluso con materiales avanzados. Cuando agotemos el margen que nos den materiales como el grafeno o la molibdenita tendremos que recurrir a tecnologías como los memristores, la computación óptica o la espintrónica, donde ya no usas electrones como en los semiconductores clásicos, sino su espín.
En cuanto a la computación cuántica, no es una solución para uso personal. Está diseñada para problemas específicos y centros de datos, donde las condiciones extremas (como temperaturas cercanas al cero absoluto) son manejables. Estamos hablando de un horizonte de 20 años mínimo, y solo para aplicaciones muy concretas.
Sigue diciendo que Nvidia te estafa y no hace I+D, mientras todas las empresas del sector, ya sea AMD o Intel, enfrentan los mismos límites físicos.
Antes de que saques el argumento de los chiplets como solución mágica, párate a pensar qué son realmente. Los chiplets no resuelven los problemas fundamentales que mencioné antes, como la necesidad de reducir el nodo, las limitaciones de frecuencia o la densidad de transistores. De hecho, los chiplets añaden desafíos como la latencia en la comunicación entre chips y mayores complicaciones para el diseño de interconexiones.
La idea detrás de los chiplets es mejorar la escalabilidad y reducir costes de fabricación. Separar el diseño en módulos más pequeños ayuda a minimizar las tasas de error en cada oblea, algo que en chips monolíticos grandes es mucho más difícil. Pero los chiplets siguen estando limitados por las mismas leyes físicas y térmicas que afectan al silicio y la reducción de nodo.
Si vas a pontificar sobre el tema, al menos léete lo mínimo para no hablar por hablar.
![[oki]](/images/smilies/net_thumbsup.gif "Ok!")
![[qmparto]](/images/smilies/net_quemeparto.gif "Que me parto!")
.
![[mamaaaaa]](/images/smilies/nuevos/triste_ani4.gif "llorica")
![[+risas]](/images/smilies/nuevos/risa_ani3.gif "más risas")
![[fiu]](/images/smilies/fiu.gif "disimulando")
