Según señala el sitio, TSMC bajará un peldaño su actual tecnología N5 con el inicio de la producción de riesgo a 4 nm (N4) y 3 nm (N3) a lo largo de 2021. Este tipo de producción se realiza usando diseños aún no depurados con la intención de buscar errores y, en algunos casos, suministrar unidades de preserie a ciertos clientes para que puedan emprender procesos internos de validación. La fabricación en masa de chips basados en ambas tecnologías está prevista para 2022, con N3 programada para la segunda mitad del año.
De acuerdo con el máximo responsable de TSMC, su futura litografía de 4 nm deriva directamente del actual proceso de 5 nm, mejorando eficiencia y rendimiento. Más interesantes serán los chips derivados de la tecnología N3, que seguirá usando transistores FinFET, pero perfeccionando otros aspectos. Así, N3 debería mejorar el rendimiento del nodo entre un 10 % y un 15 % o reducir su consumo entre el 25 % y el 30 % frente a N5, con el potencial para mejorar la densidad de transistores de forma significativa.
La auténtica revolución en los procesos litográficos de TSMC debería llegar de la mano de lo que vendrá tras N3. Su nuevo nodo a 2 nm estará basado en transistores GAAFET (Gate-all-around FET), un diseño 3D que también está siendo examinado por Intel y Samsung. Se trata de una tecnología novedosa que según el CEO de TSMC está progresando a buen ritmo, y cuya inversión en transistores y materiales de nueva generación permeará en los trabajos de I+D que ya se están llevando a cabo de cara al lanzamiento de litografías inferiores a 2 nm.
Todavía es pronto para hablar de las primeras series a 2 nm, sus mejoras o lo que vendrá después, pero considerando los tiempos que maneja TSMC, seguramente el año que viene habrá información más o menos firme sobre cómo piensa alcanzar estas cotas. Y también de las tecnologías con las que piensan responder sus rivales.